安身立命:ESD整改

EMC整改,因为影响因素较多,考虑问题往往容易顾此失彼。最稳妥的分析方法首先是对物理模型进行简化,建模,在此基础上进行分析,层层推进。EMC的三要素,骚扰源,传播路径和敏感源。针对EMS测试,骚扰源确定,来自于测试设备的信号源,其它两个因素需要考虑EUT的实际布置,工作模式等诸多因素,比较复杂。前者需要了解对应骚扰的频率,引入该频段下寄生参数影响,明确可能骚扰路径;后者则需要对电路工作原理十分清晰,从失效模式溯源到敏感电路,定位被骚扰区域。解决EMC问题第一步首先是将实际物理模型进行简化,并遵照已有经验对相关分布参数进行建模,在此基础上进一步分析,利用极端原则定位敏感电路,在利用逼近原则进行整改。在处理某项目ESD问题时,应用以上原则进行处理,有不错的经验。

建模

建模首先是物理层面的简图,EUT,AE和互连线组成的测试系统,以及测试设备形成的回路。在这个过程中考虑骚扰信号的频率,并利用示波器等工具进行初步的量测,完善简图。如下图,考虑到ESD的频率较高,最高达500MHz,并且有电场和磁场两种传播途径,一方面考虑到分布电容影响,即有较大的相对面积的金属结构,例如PE和PCB板上正对面积,另外一方面考虑到导线的感性寄生参数。通过拆解结构,初步标识出可能影响较大的寄生参数,以及预估的ESD回路。同样由于ESD频率较高,量测时需要考虑到直接耦合到电流探头环内的ESD杂讯,以上诊断只能定性分析,确定近可能多的逻辑关系,随后的分析过程中再进行逐一排除。当然也可以使用其它设备,例如可调式的高频信号发生器,进行更加精准的判断,只是这种手法往往会受到实际测试配置的限制。总而言之,第一步建模要尽量精准,确定主要骚扰回路。

ESD Setup modeling

分析

建模之后,需要对模型进行分析,建模考虑的是所有可能的是路径,实际上测试失败的原因比较单一,例如复位信号被触发,或者通信被干扰,因此要将建模所取得路径和测试结果进行链接。例如这个案例中表现出的现象是ESD测试中,U-盘读取数据中断,这个路径上有三个因素,TopCliff,USB  port和U盘,从理论而言,因为出现测试失效现象一致,如果是TopCliff自身被干扰,因为其在PCB中间,缺乏直接或间接骚扰路径,同时其集成多个功能端口,注入USB0, USB2等,如果其受到干扰,往往意味着失效现象不一致。而我们测试过程中失效现象集中在USB通信中断,因此可能性比较小,而U盘作为被动器件,自身受到干扰可能会出现存储数据出错,和实际通信中断现象不一致,因此较大可能是TopCliff 与U盘之间通信受到干扰。

整改

一. 电路分析

从失效现象来看,USB通信在ESD测试中出现中断,根据EUT工作原理,USB通信受到高频差模干扰时,报文出错,由于机床类产品的特殊安全设定,一旦出现通信中断,不会像普通民用USB那样重建连接,以避免机械臂误动作。因此处理问题的原则是尽量避免骚扰信号耦合到USB差分线,或者避免ESD共模信号在差分对信号转共模分量过大。如下图所示,从USB端口到TOPCLIFF中间有两个保护器件,V2702是TVS,作用是尽量减少ESD信号耦合到后端电路,影响USB Host的判断。后端有Z2702共模电感,抑制注入共模ESD信号,从源端降低骚扰电平。然而在实际测试中,并没有起到良好作用。

二. 技术分析

1>. 实际上ESD信号是如何穿过EUT到PE的干扰信号的路径是怎样的?
从测试注入点USB端口金属外壳到系统接地点之间经过复杂的接地系统,其中包括金属钣金,接地螺柱,这种倚靠物理搭接的接地系统对ESD信号而言路径不够通常。这有两种不同的耦合路径。

  1. 直接耦合,ESD电流通过USB端口,经过内部电路不同路径到大地。
  2. 间接耦合,通过电场或磁场耦合,其中部分是感应场影响。
System framework

2>. 引起系统USB通信中断的根本原因是什么?
系统南桥和USB外设通信中断是其差分通信受到干扰,和普通USB通信自动重连机制不一样,工业自动化的系统因安全问题,一旦中断必须手动恢复。

  1. ESD骚扰信部分共模信号转差分分量,导致USB Master端控制器出错。
  2. ESD骚扰信号耦合到U盘内部,从而导致USB Slave端出错。
Work princlple

3>. 测试架到待测设备的耦合路径又是怎样的呢?
测试架金属面板有直接下地的路径,而且和待测设备没有电气连接,当静电注入到金属板时,依然可以影响到待测设备的特性,并引发USB通信中断。

  1. 电场耦合,待测设备内有大块金属钣金件,是良好电场耦合通道。
  2. 磁场耦合,PCB布局中有可能大的电阻电流环路,需要确认。
Coupling Path

三. 测试验证

1>. 待测设备有两个USB端口,一个前置USB2.0端口,用于客户U盘读写应用程序;一个后置USB1.0端口,用于MCP连接,作为系统操作一部分,外设均向下支持USB1.0,两个端口可兼容互换。
在ESD测试中,USB通信中断,指向是前置USB端口,如果交换USB端口,测试中会出现MCP的错误,从交换测试的结果来看,前置USB端口较敏感。

2>. 电路上有高频滤波电路,为什么没起到应有作用?
电路中有瞬态电压抑制二极管(TVS)和共模电感,因为USB2.0通信频率高,电路上没有滤波电容,尝试对USB差分线到M之间添加滤波电容,有一定效果,说明之前分析方向正确,部分共模杂讯转差模电平影响到USB通信。
分析电路,共模电感因其特性,对ESD杂讯抑制能力较低,主要的对策是TVS,经过对比前后USB端口电路,发现两者TVS的外借引脚不一致,前置USB接入P3.3V和M,后者接入P5V和M,实际上USB供电是P5V,这样TVS某一个通路存在较长的路径,其抑制能力下降。

3>. ESD骚扰信号进入电路,到最终下地之间的路径是怎样的呢?
当测试点在测试架上,如果将电路内部接地系统通路电容C2706改为高阻磁珠,系统抗扰性能有明显提高。这说明系统存在一个回灌回路,即待测系统内部起屏蔽作用的金属钣金件可能是主耦合路径,部分ESD骚扰耦合到上面后直接下地,部分反灌到USB端口,这就是所谓的“脏地”。从这一步验证可以看出,测试点不同,干扰路径也不一样,出现同一失效现象时,其骚扰电流方向甚至正好相反。

四. 整改对策

通过以上分析,最终对策应该如何考虑?

  1. 提高敏感电路的高频抗扰度。前置USB电路比较敏感,南桥和U盘之间USB通信容易受到高频干扰出错,因此需要在端口增加滤波措施。从抑制原理而言,最佳位置是端口,源端进行抑制,
    能较好处理问题,一旦进入端口后,会衍生较多的分路径,难以一一管控。
  2. 切断主要耦合路径。主要的耦合路径是测试架和待测设备内部金属屏蔽板之间的电场耦合,但是从结构来看是无法变更,退而求其次,切断金属铁板到USB电路之间的耦合路径,由于”地”不干净,难以通过电容滤波处理,只能提高这条通路的高频阻抗以抑制骚扰。

对策一:在P5V和P3.3V增加滤波电容,让TVS起到应有作用。
结果:通过+/-4 & 6KV,满足测试要求
风险评估:低,不影响到电性特性,但需要PCB改版。

对策二:修改C2706为磁珠(530Ω)
结果:部分U盘可通过+/-4 & 6KV
风险评估:高,影响到接地通路,改变设计特点。

五. 回归分析

1.目前明确的是通过U盘直接耦合到USB端口,以及耦合到PCB,然后传导USB port两种途径,其它亦有影响。

2.通过交换前置和后置USB端口,由于MCP和U盘报错不一样吗,基本可以判断测试中前置USB端口受干扰。

3.通过增加前置USB端口滤波,在D+/D-上增加15pF电容,可以明显提升EUT耐受度,说明是端口干扰,而不是USB通信线在PCB内部耦合到的干扰,对策的重点在端口滤波处理。

4.由于U盘是5V供电,然而端口滤波的TVS接入的是3.3V,如果是整个平面耦合,那么USB 5V电源会与其它3线有电势差,可能造成USB供电出现干扰,造成USB通信中断。

5.通过增加5V与V2702直接的容性路径,原本不能达到4KV的EUT可以满足6KV的测试要求,初步判定ESD杂讯主要是通过容性耦合到铁板,然后反灌到USB端口,原本作为ESD泄放路径的路径成为耦合路径。通过增加泄放路径的阻抗,诸如将C2706修改为磁珠,或者mount C2703 1nF,可明显增加耐受性。

总结

  1. 示波器在高采样率的时候可以直接抓到ESD的电流,可以通过监测接地线上的电流,判断耦合状况,示波器能够直接耦合ESD的电磁辐射,测试结果不准确,只能做定性分析,不能精准确认关系
  2. 通过增加ESD gun回路上的阻抗(电阻或电感)可明显降低di/dt,用以判断电磁耦合方式,电场耦合取决于du/dt,相对面积,金属铁板是重点,磁场耦合取决于环路面积,注意检查PCB layout
  3. ESD耦合都是多路径的,某些对策有改善作用,但不足以解决问题,整改中需要考虑排列组合
  4. Debugging过程中需要做好记录,方便比对,以确定某项判断的逻辑性,逐步地解决问题
  5. 硬件无法处理的问题,需及时求助软件,利用最简配置来确定问题点,以提高Debugging效率
  6. 注意细节,ESD 骚扰无法准确量测,大多数基于经验和判断,Debugging过程中多回顾和思考
  7. 灵活分析,尤其是一条路找不到出路,不妨反向思索,例如接地路径不一定接地,还可能是耦合路径

结语

1.      建模,debugging初始阶段先对setup根据EMC principle进行简单建模,这个模型会忽略很多因素,随着debugging过程的深入,逐渐补强debugging过程种发现的模型漏失,一步步地逼近问题的关键点。

2.      分析,根据建立的模型,进行电路逻辑分析,包括EMC骚扰的路径,影响,以及产品在受到干扰后的现象,通过干扰源分析和敏感源分析两个方面,逐渐建立起联系,并在实际作业中利用左右逼近原则进行验证

3.      整改,建立详细的验证追踪表,将每个细节详细记录,并且在分析过程中将不同的对策进行比对,慢慢地剔除影响较小的因子,最后集中在建立干扰源与敏感源之间的联系上,在此过程中不断强化模型,探讨,吸收他人建议,避免撞墙式的debugging

4.      总结,阶段总结,有些案子比较复杂,可能一个阶段一无所获,必须做出阶段总结,分析之模型,关联验证结果,得出阶段结论,作为下一阶段的指导性意见。结案后进行回顾,提出疑问,增强对细节的理论与实际把握,为下一个案子做准备。

Published by Echo Zhou

Life as poem, Death beyond water!

4 thoughts on “安身立命:ESD整改

    1. 这是我的本业,基本毕业后就从事这个,是电子行业下面一个小分支,比较小众。
      这个是今年三月份处理一个棘手案子,做的一个总结报告,然后转成博文。

      Liked by 1 person

    1. 哇,热烈鼓掌。
      重点是做事方式,也就是最后那段,类似于品质体系的PDCA循环,从上一份工作带来的习惯,融入到现在的工作中。

      Liked by 1 person

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out /  Change )

Google photo

You are commenting using your Google account. Log Out /  Change )

Twitter picture

You are commenting using your Twitter account. Log Out /  Change )

Facebook photo

You are commenting using your Facebook account. Log Out /  Change )

Connecting to %s

%d bloggers like this: